降低新一代电子产品系统成本， 降低功耗， 同时提升性能， 这是各种应用及市场领域提出的普遍需求， 正是这些需求推动ISE 12设计套件应运而生。ISE 12 设计套件使设计人员能够通过功耗和成本方面的软件创新平衡上述需求， 并最大限度地发挥 Virtex®-6 和 Spartan®-6器件的功能，同时大大提高整体设计生产力。

4) “智能”时钟门控技术的功耗优化优势有哪些？其工作原理是什么？
智能时钟门控是降低数字设计动态功耗的有效优化技术，可自动检测并通过精细粒度（逻辑切片）优化功能中止不必要的转换。利用我们正在独特的算法对设计进行分析，以检测转换时不改变下游逻辑和互联的顺序元件。系统会在各个逻辑切片中生成“本地时钟启用”，自动关闭不必要的活动，而避免关闭整个时钟网络。这些优化措施不会改变现有的逻辑，仅添加最少的逻辑和网络元件连接到时钟启用（平均增加约 2% 的 LUT）。

5) 赛灵思的智能时钟门控技术能否支持第三方综合工具的映射?
综合工具能自动转换 ASIC 中常用的门控时钟结构，从而映射至赛灵思器件中的时钟启用，同时还能使用全局布线资源。赛灵思的智能时钟门控技术简化了带门控时钟的ASIC 代码移植到 FPGA 的工作，但它不会分析转换后的代码，以检测转换时不改变下游逻辑和互联的顺序元件。