|
TOP
|
| 商品基本信息 |
 |
| 商品名称: |
6ES7312-5BE03-0AB0 |
| 商品编号: | 6ES7312-5BE03-0AB0 | | 商品型号: | | | 积分点数: | 0 点 | | 市面价格: | 42 元 | | 现售价格: | 元 | | 库存量: | 不限 个 |
| 浏览人次: |
2296 |
| 发 布 者: |
gw0001 |
| 发布日期: |
2019-03-04 14:48:27 |
 |
|
| 商品介绍 |
6ES7312-5BE03-0AB0 使用Synplify.Pro综合HDL和内核综合是将设计好的HDL代码，图形代码和原理图转变成逻辑单元的技术。同与硬件执行和物理布线非常接近的物理综合相比，逻辑综合是更高层次的综合技术。 利用Synplify.Pro进行逻辑综合 Synplify.Pro对于大容量低价格的Xilinx Spartan系列FPGA而言，有着非常好的综合能力。 具体步骤如下： ◆ 首先创建一个工程； ◆ 往工程中加入HDL文件（我的演示文件有三个文件，CORE-Generator生成的“async_fifo.v”和“dcm4clk”和一个Verilog顶层文件“top.v”）。在Synplify.Pro环境中设置“ImplementaTIon OpTIon”;（如果读者非常熟练的话，可以省略这步） ◆ 往CORE-Generator生成的两个Verilog文件中插入Synplify.Pro能够识别的指示这些指示告诉综合器如何处理这两个特殊的文件； ◆ 插入“/*synthesis syn_black_box*/”指示通知Synplify.Pro把模块当作黑箱子来处理，同时指示“/*synthesis syn_isclock=1*/”表示这个作为时钟输入端的端口不能被综合器识别，因为它除了端口名外没有下层结构； ◆ 将工程保存在合适的地方，然后综合这个工程； ◆ 在综合完成后，选择“Technology View”按钮来观察层次结构；（你可以发现内核 ◆ 不管你相信与否！Synplify.Pro已经生成了你所希望的东西。（拥有专用Clock-Input-Buffer，IBUG连接的DCM结构，并且有一个从Global-Clock-Buffer，BUFG的反馈结构“CLKFB”） 第四章 综合后的项目执行 执行是将生成的位文件下载到FPGA的最后一个步骤。 同时创建不同的时序模型（post-translate模型，post-map模型和post-PAR模型）和时序报告。 ISE，唯一可以用来执行的工具 ISE控制着设计流的各个方面。通过Project Navigator界面，可以进入所有不同的设计实体和实际执行工具。同时也可以访问于工程有关的文件和文档。Project Navigator包含一个平坦的目录结构； 在演示项目中，ISE的一些贫乏的功能不得不让道给其他的第三方软件
6ES7312-5BE03-0AB0
因此ISE一般仅仅被用作执行工具。 ◆ 启动ISE，用“EDIF”作为文件输入；（“EDIF”文件由Synplify.Pro软件生成，作为终端设计文件，可以被大多数的FPGA开发环境识别，例如ISE，Quartus，ispLevel。） ◆ 在建立了ISE工程后，可以加入其他两个文件，一个是与内核相关的“*.xco”文件，另一个是与DCM结构有关的“*.xaw”； ◆ 现在可以生成需要仿真的所有的模块；（点击下划红线的选项） ◆ 如果想仿真post-PAR模块，最好首先定义引脚，特别是专用的外部时钟引脚； ◆ 启动“map”程序中的“Floorplaner”选项来定义引脚； ◆ “DCMs”和“IBUFGs”应该被放在正确的位置。 仿真是用来验证设计的时序和功能是否正确的调试方法之一。 在验证调试电路和观察波形的过程中，应该进行四个不同类型的仿真。 不同的仿真类型针对的不同的平台。功能仿真用来验证设计的功能是否正确； post-translate仿真用来验证设计的基于原语延时；post-map仿真用来仿真基于原语延时和网络延时；最后，post-PAR仿真在post-map仿真的基础上加入了输入输出和布线延时。 我不会给出演示设计的全部详细的仿真过程，但是给出了重点和重要的步骤。只给出了post-PAR仿真过程，列出了对于所有其他三种仿真需要的不同文件。（实际上，不同的文件是不同的参考时序模型:<DesignName>_translate.v是post-translate模型，<DesignName>_map.v是post-map模型。） ◆ 对于post-PAR仿真，需要四种类型的文件，“glb1.v”是用来作FPGA全局复位的（从“$Xilinx/verilog/src”目录中拷贝），“<DesignName>_TImesim.v”用来作post-PAR仿真（必须命名为<DesignName>.v），<TestBenchName.v>用来作仿真用和<DesignName>_timesim.sdf用来作时序后注。◆ post-map仿真跟上述类似，post-translate没有“*.sdf”文件，功能仿真除了没有“*.sdf”文件外还没有“glb1.v”文件；◆ 通过点击“Simulation”菜单下的“Start Simulation”命令把前面讨论过的三个Xilinx库文件加入到当前仿真库中；◆ 在“Design”栏中选择“glb1”和“<TestbenchName>”，仿真设计；◆ 在“Transcript”窗口中输入“add wave*”命令，你就可以到在波形窗口中出现了信号。
6ES7312-5BE03-0AB0
· 成就客户—我们致力于每位客户的满意和成功。
· 创业创新—我们追求对客户和公司都至关重要的创新，同时快速而高效地推动其实现。
· 诚信正直—我们秉持信任、诚实和富有责任感，无论是对内部还是外部。
· 多元共赢—我们倡导互相理解，珍视多元性，以全球视野看待我们的文化。
--------------------
联系人：欧工
手机：18030229050
电话：0592-5709821
QQ 3151326358
邮箱 3151326358@qq.com
 | |
|
|
|
